24.9. Комбинированное подключение к SRAM и SDRAM
Конфигурация комбинированного подключения SRAM и SDRAM делает возможным одновременное подключение к интерфейсу EBI как SDRAM, так и SRAM. Эта возможность может быть реализована только при использовании микросхем с четырехпортовым интерфейсом EBI. Конфигурация с указанием всех интерфейсных сигналов показана на рисунке 24.10.
Рисунок 24.10. Комбинированное подключение SRAM и SDRAM
24.10. Временная диаграмма интерфейса EBI
(См. раздел 33."Приложение А. Временные диаграммы интерфейса EBI")
24.10.1. SRAM
Таблица 24.4. Характеристики интерфейса EBI при подключении к SRAM
| Обозн. |
Параметр |
Режим синхронизации 1х |
Режим синхронизации 2х |
Единица измерения |
| Мин. |
Макс. |
Мин. |
Макс. |
| 1/tCLK |
Частота генератора |
|
|
|
|
|
| tALH |
Удержание адреса после установки низкого уровня ALE |
|
|
|
|
нс |
| tALS |
Установка адреса перед установкой низкого уровня ALE (чтение и запись) |
|
|
|
|
нс |
| tALW |
Длительность импульса ALE |
|
|
|
|
нс |
| tARH |
Удержание адреса после установки высокого уровня RE |
|
|
|
|
нс |
| tAWH |
Удержание адреса после установки высокого уровня WE |
|
|
|
|
нс |
| tARS |
Установка адреса перед установкой высокого уровня RE |
|
|
|
|
нс |
| tAWS |
Установка адреса перед установкой низкого уровня WE |
|
|
|
|
нс |
| tDRH |
Удержание данных после установки высокого уровня RE |
|
|
|
|
нс |
| tDWH |
Удержание данных после установки высокого уровня WE |
|
|
|
|
нс |
| tDRS |
Установка данных перед установкой высокого уровня RE |
|
|
|
|
нс |
| tDWS |
Установка данных перед установкой высокого уровня WE |
|
|
|
|
нс |
| tRDD |
Задержки от разрешения чтения до действительности данных |
|
|
|
|
нс |
| tRW |
Длительность импульса разрешения чтения |
|
|
|
|
нс |
| tWW |
Длительность импульса разрешения записи |
|
|
|
|
нс |
| tCSH |
Удержание сигнала выбора микросхемы |
|
|
|
|
нс |
| tCSS |
Установка сигнала выбора микросхемы |
|
|
|
|
нс |
24.10.1.1. Режим SRAM без мультиплексирования
Параметры на стадии уточнения…
24.10.1.2. Режим SRAM с мультиплексированием адреса и синхронизацией 1х
Параметры на стадии уточнения…
24.10.1.3. Режим SRAM с мультиплексированием адреса и синхронизацией 2х
Параметры на стадии уточнения…
24.10.1.4. Режим SRAM LPC с мультиплексированием адреса/данных и синхронизацией 1x
Параметры на стадии уточнения…
24.10.1.5. Режим SRAM LPC с мультиплексированием адреса/данных и синхронизацией 2x
Параметры на стадии уточнения…
24.10.2. SDRAM
Таблица 24.5. Характеристики интерфейса EBI при подключении SDRAM
| Обозн. |
Параметр |
Режим синхронизации 1х |
Режим синхронизации 2х |
Единица измерения |
| Мин. |
Макс. |
Мин. |
Макс. |
| |
|
|
|
|
|
нс |
| |
|
|
|
|
|
нс |
| |
|
|
|
|
|
нс |
| |
|
|
|
|
|
нс |
| |
|
|
|
|
|
нс |
| |
|
|
|
|
|
нс |
| |
|
|
|
|
|
нс |
| |
|
|
|
|
|
нс |
| |
|
|
|
|
|
нс |
| |
|
|
|
|
|
нс |
24.10.2.1. 4-битный режим SDRAM с синхронизацией 1х
Параметры на стадии уточнения…
24.10.2.2. 8-битный режим SDRAM с синхронизацией 2х
Параметры на стадии уточнения…
| 
